该项目旨在利用一款经济实惠的FPGA开发板，创建一个开源的硬件基础WireGuard VPN，使快速安全的VPN变得更加触手可及。与慢速的软件VPN或昂贵的专有硬件不同，这种FPGA设计能够在无需PC主机的情况下，以接近线速运行WireGuard加密和数据包处理。它使用常见的工具和语言（如SystemVerilog和开源FPGA工具），并配备软CPU处理控制任务，以及用于数据加密和路由的硬件逻辑。这意味着您将获得一个更快、更高效且可定制的VPN解决方案，既开放又经济，非常适合学习、开发或在对成本敏感的环境中部署。
#verilog #cocotb #embedded #fpga #iss #risc_v #rtl #verilator #verilog #vpn #vproc #wireguard #Git202510141300